PLD sa skladá zo série kombinačných logických obvodov , alebo brán , a klopných obvodov . Kombinované logické obvody sú obvody , ktorých výstup je závislý vždy na kombináciu ich vstupov; klopné obvody sú obvody , ktoré majú dva stabilné stavy , každý z nich zodpovedá jednej z dvoch alternatívnych vstupných signálov . Kombinačné logické obvody a žabky sú usporiadané do plne vzájomne prepojených skupín známych ako makrobuněk , tak , že Boolovský výraz - výraz , ktorý je vyhodnotený buď " true " alebo " false " - . Môže byť postavený vnútri každého Macrocell
PLD Výhody
Najviditeľnejšie výhodou PLD cez CPLD je , že jeden mikročip vyžaduje menšiu plochu , zapojenie a výkon ako niekoľko vzájomne prepojených mikročipov . Okrem toho , PLD čip je určený pre flexibilitu , takže ak je to nevyhnutné na zmene logiky , môže byť dosiahnuté nahradením jedného PLD čip s iným , bez toho aby prepojovanie obvodov , ku ktorému je pripojený čip . PLD čipy boli , v skutočnosti , prvý typ čipu , ktorý umožnil tento druh flexibilného logiky dizajn v hardware .
CPLD
CPLD je logicky viac zložitejšie , než PLD , ale nemusí nutne byť fyzicky väčší . Na rozdiel od PLD , môžu makrobunìk rámci CPLD nemusí byť plne prepojené . V dôsledku toho , aj keď CPLD obsahuje dostatočné množstvo kombinačných logických obvodov a flip - prevráti podporovať určitú hardvérovú konfiguráciu - aspoň teoreticky - to nemusí podporovať túto konfiguráciu v praxi
. CPLD Výhody
zvýšila zložitosť CPLD aby ich bolo možné naprogramovať viac logických rovníc než v PLD , a preto musí byť kladený na širšiu škálu použitia . CPLD môžu používať rovnakým spôsobom ako PLD pre jednoduché aplikácie , ako je adresa dekódovanie , ale častejšie používa pre vysoko výkonné logiky aplikácie , ako je sekvenovanie energie , úroveň napätia preklad a riadenie časovania . Kratšia doba power - up a meškanie z CPLD je vhodnejší iný typ programovateľného logického zariadenie , známy ako poľný programovateľné hradlové pole ( FPGA ) , v mnohých aplikáciách .